『FPGA설계기초』는 최근에 기업에서 그 사용 비중이 더 커지고 있는 Verilog-HDL에 의한 방식으로 디지털 회로를 설계하는 과정에 대해 설명한다. 이 책은 실습 시 사용하는 툴은 FPGA 공급 회사 중의 하나인 미국 Xilinx사에서 제공하는 무상 설계 소프트웨어인 Vivado 최신 버전 2018.1을 사용하였다. 또한 설계한 회로의 이상 여부를 Xilinx FPGA를 탑재한 교육용 트레이닝 키트인 FSK III에서 구현시켜 동작시켜 봄으로써 확인하도록 하였다.

제 1 부. 개요
제 1 장. ASIC과 FPLD, FPGA 개요
제 2 장. 설계 SW-Vivado
제 3 장. 트레이닝 키트와 동작 검증
제 4 장 Verilog-HDL을 이용한 설계

제 2 부. 디지털 조합회로 설계
제 5 장. 기본 게이트-NOT, AND, OR
제 6 장. 반가산기와 전가산기
제 7 장. 3선/8선 디코더
제 8 장. 4입력 멀티플렉서
제 9 장. 1선/4선 디멀티플렉서

제 3 부. 디지털 순차회로 설계
제 10 장. 기본 FlipFlop-D F/F와 JK F/F
제 11 장. 4비트 2진 카운터
제 12 장. 4비트 시프트 레지스터
제 13 장. 3비트 존슨 카운터

제 4 부. 응용회로 설계
제 14 장. 7세그먼트 LED 제어기의 설계
제 15 장. 글자 LCD 제어기의 설계
제 16 장. 피에조 부저 제어기의 설계
제 17 장. VGA 모니터 제어기의 설계

부록 A. Vivado 18.1 설치하기
부록 B. FSK III 주요 핀 정보